基于DSP控制的音频解码系统设计
基于DSP控制的音频解码系统设计
文中以TI公司的
C5000系列通用型DSP芯片TMS320VC5509为核心，完成音频解码系统硬件平台的设计与实现，并研究MP3的解码算法以及其在该硬件平台上的实现。整个系统的硬件平台包括DSP核心模块、FLASH存储器、音频CODEC，电源等模块。该系统通过USB接口与计算机通信，下载MP3格式的数据流，并将其存储在Flash中，然后由DSP读取FLash中的MP3数据流，完成解码工作，并通过CODEC播放。
基于上述背景，文中提出了基于DSP的音频解码系统的研究与实现这一解决方案。本课题的主要目的是：以TI公司的C5000系列通用型DSP芯片TMS320VC5509为核心，完成系统硬件平台的设计以及MP3的解码算法在该硬件平台上的实现。整个系统的硬件平台包括DSP核心模块、FLASH存储器、音频CODEC，电源等模块。该系统通过USB接口与计算机通信，下载MP3格式的数据流，并将其存储在Flash中，然后由DSP读取Flash中的MP3数据流，完成解码工作，并通过CODEC播放。
目前业界对MP3解码系统的解决办法有两个方案：一是使用将解码算法固化到集成电路中去的专用芯片，这些芯片将一些片外资源集成到芯片内部，可以简化MP3解码系统实现所需的片外电路，便于整个系统的开发，但由于其算法固化到芯片内部，不能通过软件升级，而且此类芯片普遍价格偏高。
这个框图大致的画出了解码系统的基本组成部分。在图中，我们采用了512k的串行EEPROM芯片用于实现bootloader，用CF卡存储MP3音乐及解码程序。核心的处理器采用了TI公司的TMS320VC5509DSP芯片，考虑到其内部的RAM容量有256kB，而我们的程序大小为80kB，因此我们在此设计中没有外扩RAM。
本方案采用的TMS320C55x系列是TI公司推出的继
C5000系列C5x、C54x后的新型产品。它采用了增强型的哈佛结构，具有专门的硬件乘法器，使用流水线操作，提供特殊的DSP指令，可用来快速地实现各种数字信号处理算法。为方便实际中的应用，
C55X系列DSP具有各自不同的硬件结构，如在片存储器和片上外设等，可根据性价比和不同的应用场合灵活选用。由于采用了高度并行硬件结构、模块化设计，使得C55X系列DSP具有功耗低、速度快等优点。主要用在音频压缩、无线通讯等领域。
基于DSP控制的音频解码系统设计
CF卡被用来存储音乐和数据文件，它通过DSP的外部存储器接口与DSP相连，它丁作在True—IDE模式和3.3V的电压下。我们可以根据系统需要选择任意容量的CF卡。选用MicrochipTethnology公司的64kB的EEPROM24LC512存放的是启动程序，每当上电时，即将CF卡中的程序调入内存运行。
24LC512与DSP的接口采用I2C总线通信。I2C总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。存CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器，又是发送器，这取决于它所要完成的功能。
